Celle

FONT SIZE:
fontsize_dec
fontsize_inc
28-02-2018 Ulrik Ahm C

Celle er en mikroprocessor arkitektur i fællesskab udviklet af Sony Computer Entertainment, Toshiba og IBM, i en alliance kendt som "STI". Den arkitektoniske udformning og første implementering blev gennemført i STI Design Center i Austin, Texas, for en samlet periode på fire år, der begynder i marts 2001 ved hjælp af et budget på 400 millioner dollars i henhold til IBM.

Celle er forkortelse for Cell Broadband Engine Architecture, også kendt af sine initialer som CBEA helt eller celle. Celle bruger en kombination af centrale PowerPC-arkitektur, generelle formål medium ydeevne med coprocessors kaskade elementer, hvilket i høj grad fremskynde vektor behandlingen af ​​ansøgningerne og multimedier samt andre former for dedikeret computer.

Den første større kommercielle anvendelse af Cell var Sony PlayStation 3 konsol. Vi kan også finde denne processor i dual Cell-server, dual Cell klinge konfiguration, speeder-kort og PCI-Express-adaptere HDTV.

Unikke funktioner såsom delsystem XDR RAMBUS hukommelse og bus interconnect elementer synes at placere Cell med fordel i brugen af ​​fremtidige applikationer inden for supercomputere, hvor det ville drage fordel af evnen af ​​processoren til at håndtere kerner floating point. IBM har annonceret planer om at indarbejde Cell-processorer som udvidelseskort i deres IBM System Z9 mainframes, så på denne måde kan bruges som servere i massive spil online multiplayer rolle.

I november 2006 blev David A. Bader, Georgia Institute of Technology valgt af Sony, Toshiba og IBM blandt mere end et dusin universiteter til at lede den første STI Expert Center for Cell processor. Dette partnerskab har til formål at skabe et fællesskab af programmører og udvide industrien understøtte Cell processor. Der er en video tutorial om hvordan man programmerer Cell til offentligheden.

Historie

I 2000 Sony Computer Entertainment, Toshiba Corporation, og IBM dannede et partnerskab for at designe og fremstille processoren. STI Design Center åbnede i marts 2001. The Cell var på tegnebrættet i fire år, ved hjælp af forbedrede versioner af de værktøjer, der anvendes til at designe POWER4 processor. Omkring 400 ingeniører fra de tre selskaber arbejdede i Austin, med tæt støtte fra elleve design centre i IBM.

I denne periode, indspillet IBM flere patenter relateret til Cell arkitektur, fremstillingsprocessen og software miljø. Den første version af patentet Broadband Engine viste en indkapslet chip, der indeholder fire "behandlingselementer,", som var beskrivelsen i patentet af, hvad der nu er kendt som "magt behandlingselementer". Hvert element i processen indeholdt 8 aritmetiske processorer, der er udpeget som SPE'er i den aktuelle Broadband Engine chip. En sådan indkapsling er spekuleret på, at normalt besad et ur hastighed på 4 GHz, med 32 enheder af aritmetisk behandling, der leveres i alt 32 GFLOPS hver. Således Broadband Engine udstillet en grov teraflop computerkraft.

I marts 2007, IBM offentliggjort, at 65nm version af Cell BE var i produktion på sin fabrik i East Fishkill, New York.

Igen, i løbet af februar 2008 IBM havde til hensigt at påbegynde fremstilling af Cell-processorer med 45nm teknologi.

Merchandising

Den 17 maj 2005, Sony Computer Entertainment bekræftede nogle af specifikationerne for den Cell processor ville indgå i den fremtidige konsol PlayStation 3. I denne konfiguration af Cell, en magt element i kernen proces omfatter, sammen med 8 enheder synergistisk proces i siliciumskiven. På PlayStation 3, en af ​​de spess styrt under afprøvning, en praksis, der hjælper med at forbedre produktion ydeevne, og en anden er reserveret til operativsystemet, og dermed efterlader seks SPE'er frit at udføre koden for spillene. Uret rate mål ved lanceringen er 3.2 GHz Det første design blev lavet ved hjælp af SOI produktionsteknologi på 90 nm, hvis oprindelige produktion fabrik i East Fishkill IBM var ansvarlig.

Forholdet mellem kerner og tråde er en almindelig kilde til forvirring. EPP er i stand til at håndtere to tråde og vises på software som sådan, mens hver aktiv SPE er vist som en. I konfigurationen af ​​PlayStation 3, som beskrevet af Sony, Cell processor giver ni tråde.

Den 28 Juni 2005, IBM og Mercury Computer Systems udgivet en aftale om at producere baseret på Cell til indlejrede applikationer såsom medicinsk billedbehandling, industriel inspektion, rumfart behandling, militære anvendelser, seismiske detektionssystemer og telekommunikation . Kviksølv har været markedsført siden knive, server kabinet og konventionel PCI-Express accelerator med Cell-processorer.

I efteråret 2006, IBM lancerede QS20 klinge modul ved hjælp dobbelt Cell BE processorer som gav en enorm præstation i visse typer af applikationer, toppede på 410 GFLOPS per modul. QS22 moduler integrere IBM Roadrunner supercomputer, som blev operationel i 2008. Kviksølv og IBM Cell-processor gør brug af den fulde, med 8 SPE'er aktiv.

Analyse

The Cell bredbånd processor, eller mere almindeligt celle- er en mikroprocessor designet til at bygge bro mellem traditionelle desktop-processorer og højtydende speciale processorer såsom grafik-processorer fra NVIDIA og ATI Technologies. Dit fulde navn angiver specifikationer bruger primært som en komponent i digitale distributionssystemer og fremtid. Som sådan kan det bruges i computerskærme og high-definition optagelse og edb underholdningssystemer til HDTV-æra. Derudover kan processoren være passende for digitale billedoptagelse systemer, samt fysiske simuleringer.

I en simpel analyse, kan celleprocessoren opdeles i fire dele:

  • eksterne strukturer af I / O,
  • hovedprocessoren (kaldet Power proceselement bestående af en kerne Power ISA v.2.03 tovejs samtidige multithreading,
  • otte funktionelle co-processorer kaldet Synergistic Processing Elements, eller SPE-selskaber;
  • og en databus cirkulere specialiserede høj båndbredde forbinder PPE, elementer I / O og SPE'er, kaldet "bus interconnect elementer" eller Element Interconnect Bus.

For at opnå høj ydeevne nødvendig for intensiv, såsom afkode eller indkode MPEG-sekvenser, generere eller transformere 3D-data, eller udføre Fourier dataanalyse, Cell-processor kombinerer SPE og PPE via EIB til at give adgang til matematiske opgaver både hovedhukommelsen og eksterne lagerenheder.

PPE, som er i stand til at køre et konventionelt styresystem har kontrol over SPE'erne og kan begynde, afbryde og planlægge processer til at køre på dem. Til dette formål har yderligere instrukser vedrørende kontrol af SPE-selskabet. Trods Turing komplet arkitekturer, SPE'erne ikke fuldt selvstændig og kræver PPE sende dem ordrer, før de kan udføre nyttige opgaver. Men de fleste af de "hestekræfter" stammer fra de synergistiske behandlingsenheder.

EPP og bus arkitektur omfatte flere driftstilstande, der giver forskellige beskyttelsesniveauer hukommelse. Tillader visse hukommelse områder er beskyttet mod adgang særlige processer, der kører på SPE eller PPE.

Både arkitektur PPE som SPE-selskabet er RISC typen, med instruktioner faste ord størrelse på 32 bit. PPE indeholder et sæt generelle formål registre 64 bit, et referat af 64-bit floating point og et sæt af poster AltiVec 128-bit typen. SPE indeholder kun 128-bit-registre. Disse kan anvendes til forskellige typer af skalar data kan variere fra 8 til 128 bits i størrelse eller, for SIMD beregninger i en række af heltal eller flydende komma formater.

Memory både tager højde for PPE og for SPE'er er udtrykt som 64-bit-værdier, hvilket giver en teoretisk adresseområde af 264 bytes. I praksis ikke alle disse bits er implementeret i hardware. Anyway, adressen plads er meget store. Adresserne på lokal lagring af SPE'er er udtrykt som 32-bit ord. I dokumentationen på Cell udtrykket ordet altid refererer til 32-bit til 64-bit dobbelt ord og quad ord til 128 bit.

PowerXCell 8i

I 2008 IBM annonceret en revideret udgave af Cell kaldet PowerXCell 8i, som er tilgængelig på IBM QS22 bladeservere. Den PowerXCell er fremstillet med 65nm proces, og tilføjer understøttelse af op til 32 GB DDR2-hukommelse, samt en præstation dramatisk forbedret flydende komma dobbelt præcision PES med toppe omkring 12,8 til 102,4 GFLOPS Samlet GFLOPS otte SPE-selskaber. IBM Roadrunner supercomputer, i øjeblikket den anden hurtigste i verden, der består af 12,240 PowerXCell 8i processorer, sammen med AMD Opteron 6562 processorer. Ved siden af ​​QS22 og RoadRunner computer, PowerXCell-processor er også tilgængelig som en accelerator i en PCI-Express-kort bruges som processorkerne i QPACE projektet.

Påvirkninger og kontraster

På nogle måder Cell-systemet ligner de første Seymour Cray design, men i omvendt. Den kendte CDC6600 anvendes en enkelt processor, meget hurtigt, til at håndtere matematiske beregninger, mens ti systemer kører langsommere og mindre programmer til at holde hovedlageret fodret med data.

Problemet er blevet investeret i Cell: læse data er ikke længere problemet takket være komplekse koder, der anvendes i industrien. Dag problemet er at dekode data i et format mindre og mindre komprimeret så hurtigt som muligt.

Moderne grafikkort er kendt som shader enheder, ligesom de af SPE'er elementer med tilhørende høj hastighed hukommelse. Nogle programmer, der er kendt som "shader", fyldes i disse enheder til at behandle input datastrøm fra tidligere faser, i henhold til de krævede operationer.

Kan ses de væsentligste forskelle, at cellen SPE'er er langt mere generelle formål shader enheder, og evnen til at kæden under kontrol af en række SPE'er program giver langt større fleksibilitet for Cell håndterer grafik, lyd eller enhver anden arbejdsbyrde.

Arkitektur

Selvom den integrerede Cell kan have forskellige konfigurationer, den mest grundlæggende er en multi-core chip består af en "Power behandling element", undertiden også kaldet "proces element" ;. Og flere "synergistiske forarbejdning enheder" PPE og SPE'er De er indbyrdes forbundet ved en intern high-speed bus kaldes "bus samtrafik elementer".

På grund af arten af ​​deres anvendelser er Cell optimeret til beregning af data enkeltpræcision floating point. SPE'er er i stand til at udføre dobbelt præcision beregninger, men i bytte for en betydelig præstation straf. Men der er måder at løse dette i software ved hjælp af iterative forbedringer type, hvilket betyder, at værdierne beregnes udelukkende i dobbelt præcision når det er nødvendigt. Jack Dongarra og hans team har lavet en offentlig demonstration i en celle til 3,2 GHz med 8 SPE'er forudsat et udbytte svarende til 100 GFLOPS forarbejdning standard Linpack 4096x4096 matrix dobbelt præcision data

Power forarbejdningselement

PPE er en multithreaded kerne tovejs Power baseret på arkitektur, der fungerer som en controller til de 8 SPE'er, der behandler det meste af computing belastning. PPE arbejder med konventionelle styresystemer på grund af dens lighed med andre processorer 64-bit Power PC, mens SPE'erne er designet til at udføre vektoriseret floating point-kode.

PPE indeholder instruktioner og 32 KB niveau 1 cache-hukommelse på 32 KB og 512 KB cache niveau 2. Derudover har IBM indarbejdet en AltiVec enhed, som er konfigureret til at behandle oplysninger i dobbelt præcision floating point via rørledninger.

Hver PPU kan udfylde to dobbelt præcision operationer pr taktcyklus, hvilket resulterer i et udbytte på 6,4 GHz til 3,2 GFLOPS.

Synergistisk behandlingselementer

Hver SPE består af en "synergistisk behandlingsenhed" og en "flow controller hukommelse." SPE er en RISC processor med en 128-bit SIMD organisation klar til at udføre instruktioner enkelt eller dobbelt præcision. I den nuværende generation af Cell, hver SPE indeholder 256 KB af indlejret SRAM til lagring instruktioner og data, kaldet "lokal lagring" synlig for PPE og kan rettes direkte ved hjælp af software. Hver SPE understøtter op til 4 GB lokal lagring.

Lokal lagring fungerer ikke som en konventionel CPU-cache, da det hverken er gennemsigtig for software eller indeholder strukturer til forudsigelse af de indlæste data. SPE'er indeholder en linje af 128-bit registrerer 128 poster, der måler 14,5 mm² teknologi fremstiller 90 nm. SPE kan udføre 16 8-bit heltal, otte 16-bit, 4 bit eller 32-4 antal enkeltpræcision floating point i en enkelt klokcyklus, samt udføre en hukommelse. Bemærk, at SPU ikke direkte kan adressere systemhukommelsen: 64-bit virtuel adresse dannet i SPU skal overføres til strømningsregulatoren styreenheden til at udføre en hukommelse drift i DMS-systemet hukommelsesplads.

I et typisk forbrug scenarie, vil systemet indlæse små programmer på SPE'er, kæde sammen, således at hver overtager et lille skridt i en kompleks operation. For eksempel kunne en set-top boks indlæse programmer til at læse en dvd, video og lyd afkode og display kontrol og data ville blive transmitteret fra SPE til SPE, indtil det endelig nåede fjernsynet. En anden mulighed er at opdele input data og foretage de SPE'er operere på den samme opgave parallelt. 3.2 GHz, hver SPE giver et teoretisk udbytte på 25,6 GFLOPS af single-præcision af data.

I forhold til en moderne pc, den relative udførelsen af ​​en floating point-processor Cell synes at latterliggøre enheder SIMD kapaciteter i desktop-processorer såsom Pentium 4 og Athlon 64. sammenligne kun de kapaciteter i koma et flydende system er en måde at gøre dimensionelle målinger og stærkt knyttet til visse anvendelser. I modsætning til en Cell-processor, desktop CPU'er er bedre i stand til at udføre generelle formål software normalt kører på personlige computere. Ud over at udføre flere instruktioner pr clock cyklus, Intel-processorer og AMD giver gren forudsigelse. Cellen er designet til at kompensere for dette ved hjælp af din compiler, hvor vejledning til udarbejdelse af bifurkationer er oprettet. Til dobbelt præcision data, der normalt anvendes i personlige computere, Cell ydeevne falder betydeligt, men stadig nået 12,8 GFLOPS.

Nylige undersøgelser viser, at IBM SPE'er kan nå 98% af sin teoretiske maksimum multiplikation ved hjælp af parallelle arrays.

Toshiba har udviklet en fire SPE'er drives og ingen PPE coprocessor, kaldet SpursEngine, som er designet til at accelerere 3D-effekter film og forbrugerelektronik.

Element Interconnect Bus

EIB er en meddelelse bus internt i Cell processoren forbinder de forskellige elementer i det integrerede system på chip: PPE-processor, memory controller, de otte co-processorer SPE og de to eksterne grænseflader I / O-chip, i alt 12 deltagere. EIB har en tildeling enhed, der fungerer som et lyskryds. I nogle IBM dokumenter EIB deltagere kaldes "enheder".

I øjeblikket er EIB implementeret som en cirkulær ring består af 4 ensrettede kanaler af 16 bytes, der roterer i den modsatte retning til med uret par. Når trafikmønstre tillader, kan hver kanal transmittere op til tre transaktioner samtidigt. Da EIB opererer med halv hastighed systemuret, den effektive rente er 16 bytes hver to ur cyklusser. Tre aktive i hver af de fire ringe transaktioner, det vil sige med en maksimal konkurrence, den maksimale peak momentan EIB båndbredde er 96 bytes per clock cyklus. Selv om denne værdi er normalt citeret af IBM er uvirkeligt klatring dette nummer af processoren hastighed. Tildelingen Enheden pålægger yderligere restriktioner, som diskuteres nedenfor i fordelingen båndbredde afsnittet.

David Królak, IBM maskinchef og direktør for design EIB forklarer concurrency model:

Hver af deltagerne i EIB har en læse-port og en 16 byte skrive 16 bytes. Grænsen for hver enkelt deltager er at læse og skrive med en hastighed på 16 bytes per taktcyklus. Bemærk, at hver SPU indeholder en dedikeret plan kø styring DMA stand til store sekvenser af transaktioner til forskellige destinationer uden at forstyrre de SPU beregninger, der udføres. Disse køer DMA kan styres både lokalt og eksternt, hvilket giver yderligere fleksibilitet i kontrollen modellen.

Datastrømmen gennem en kanal EIB i urviserens retning rundt i ringen. Da der er tolv deltagere, det samlede antal trin omkring kanalen tilbage til kilden de er tolv. Seks trin er den maksimale afstand mellem to deltagere. En kanal EIB er ikke tilladt at kommunikere data, der kræver mere end seks trin. Denne type data vil tage den korteste rute i den anden retning. Antallet af trin, der er involveret i at sende en pakke har ringe indflydelse på overførsel ventetid: klokfrekvens kontrollerer hvert skridt er meget hurtig i forhold til alle andre ydelser. Men længere kommunikation afstande selv, der er til skade for de samlede resultater af EIB, da de reducerer publikum til rådighed.

På trods af den oprindelige ønske om IBM at gennemføre EIB som en mere kraftfuld switch, den cirkulære konfiguration er vedtaget for økonomi sjældent udgør en begrænsende faktor i udførelsen af ​​Cell chip som helhed. I værste fald, skal programmøren tage ekstra forsigtig, når du planlægger kommunikationsmønstre, hvor EIB er i stand til at operere med en høj grad af deltagelse.

Królak David forklarer:

Båndbreddetildeling

Når citerer ydeevne tal, vil vi antage en Cell processor, der kører ved 3,2 GHz, den hyppigst citerede. På dette klokfrekvens hver kanal transmitterer med en hastighed på 25,6 GB / s. Overvejer EIB isolation sammenhængende elementer, tolv samtidige transaktioner nå denne overførsel sats ville resultere i en teoretisk båndbredde på 207,2 GB / s. Baseret på dette perspektiv mange af IBM publikationer beskriver den båndbredde til rådighed på EIB som "større end 300 GB / s". Dette nummer afspejler peak øjeblikkelige EIB båndbredde skalering processor frekvens.

Dog er andre tekniske begrænsninger involveret i voldgift mekanisme for pakker, der er accepteret på bussen. Som IBM Systems Performance Group forklarer:

Denne udnævnelse tilsyneladende repræsenterer større offentliggørelse af IBM af denne mekanisme og dens indvirkning. Voldgiften enhed af EIB, de overvågningsmekanisme og generere segmenter afbrydelser eller fejl i side oversættelse ikke er godt beskrevet i offentlige dokumenter spil IBM.

I praksis kan den effektive båndbredde af EIB også begrænses af de involverede i ringen deltagere. Mens hver af de ni processorkerner kan opretholde en hastighed læsning og skrivning af 25,6 GB / s samtidigt, memory controller adapter er knyttet til et par af XDR hukommelseskanaler tillader maksimal trafik 25,6 GB / s for skrivninger og kombinerede aflæsninger; både controllere og I / S, som vist i dokumentationen, støtter en kombineret maksimale input hastighed 25,6 GB / s og en kombineret produktion på 35 GB / s maksimal hastighed.

For yderligere at øge forvirringen, nogle gamle publikationer taler af båndbredden EIB tager et system ur 4 GHz denne ramme resulterer i en række Momentan båndbredde på 384 GB / s i båndbredde værdi begrænset arbitrage 256 Gb / s. Den teoretiske værdi af 204,8 GB / s, den mest citerede, er det bedst at overveje, overvejer alle andre aspekter. IBM Systems Performance Group har udført demonstrationer, hvor datastrømme på 197 GB / s blev nået omkring SPUS på en Cell processor, der kører ved 3,2 GHz, så dette tal er også i praksis pålidelig indikator.

Optisk sammenkobling

Sony arbejder i øjeblikket på udviklingen af ​​optiske interconnect-teknologi til brug som intern adapter eller eksterne enheder mellem forskellige typer systemer til forbrugerelektronik og underholdning baseret på Cell.

Memory controller og I / S

The Cell-processor indeholder en dual-kanal Rambus Xio makro nye generation at Rambus XDR hukommelse grænseflader. Memory controller adapter er adskilt fra makro Xio og er designet af IBM. Den XDR Xio-link kører på 3,2 GB / s på hver stift. To 32-bit-kanaler kan give en teoretisk maksimum på 25,6 GB / s.

Adapteren, der anvendes i Cell, design Rambus også er kendt som FlexIO. Den FlexIO interfacet er organiseret i 12 baner, med hver bane 8-bit kanal punkt til punkt. Fem veje 8 bit brede baner punkt til punkt er input til Cell, mens de resterende syv er output. Dette giver en teoretisk maksimal båndbredde på 62,4GB / s.

Den FlexIO interfacet kan eje uafhængig clock frekvens. Fire indgangskanaler og fire output er ansvarlige for gennemførelsen sammenhængende hukommelse.

Mulige anvendelser

Blade Server

Den August 29, 2007, IBM introducerede BladeCenter QS21. Generering af en 1,05 GFLOPS per watt målt med et maksimalt udbytte på ca. 460 GFLOPS, er det en af ​​de mest effektive platforme i brug indtil i dag. En BladeCenter chassis kan opnå 6.4 TFLOPS og omkring 25,8 TFLOPS i et standard 42U kabinet. Virksomheder som Blizzard bruge denne type servere til at være vært for sine massive online-spil.

Spilkonsoller

Konsol Sony PlayStation 3 videospil fremstillet indeholder den første anvendelse af Cell-processor, stemplet på 3,2 GHz, med syv af de otte SPE'er operationelle, så Sony til at øge produktionen i fremstillingen af ​​processoren. Kun seks af de syv SPE'er er tilgængelige for udviklere, mens det syvende er reserveret til operativsystemet.

Hjemmebiograf

Det er blevet sagt, at Toshiba overvejer muligheden for at producere HDTV ved hjælp af Cell. De har allerede præsenteret et system, der flyder 48 afkoder MPEG-2 standard definition samtidigt på en 1920x1080 skærm. Dette ville gøre det muligt for brugeren at vælge en kanal af snesevis af videoer, der præsenteres samtidig i miniature skærm.

Supercomputing

Den nye supercomputer planlagt af IBM, IBM Roadrunner, vil være en hybrid mellem generelle formål CISC processorer og Cell-processorer. Denne kombination siges at producere den første computer kan fungere ved petaflop hastighed. Det vil bruge en opdateret version af Cell-processor fremstillet med 65nm teknologi og forbedret, som kan håndtere dobbelt præcision beregninger på registreringer af 128 bits, nåede 100 GFLOPS i dobbelt præcision SPUS.

Computing cluster

Klynger af PlayStation 3 er et attraktivt alternativ til high-end systemer baseret på Cell Blades. Den Innovative Computing Laboratory, hvis gruppen fører Jack Dongarra inden for Datalogisk Institut ved universitetet i Tenesse, undersøgte ansøgningen i dybden. Terrasoft Solutions, til gennemførelse af forskning Dongarra sælger PlayStation 3 klynge af 8 eller 32 noder, med Yellow Dog Linux præinstalleret. Som magasin Wired offentliggjort den 17. oktober 2007 blev en interessant anvendelse af brugen af ​​PlayStation 3 i en klynge konfiguration gennemført af astrofysiker Dr. Gaurav Khanna, der erstattede den tid otte supercomputere til PlayStation 3. computerrum biokemi og biofysik ved University of Pompeu Fabra i Barcelona bygget en CellMD baseret software kaldet BOINC PS3GRID for delt computersystem.

Ved hjælp af computerkraft på omkring en halv million PlayStation 3 har distribueret databehandling projektet Folding blevet anerkendt af Guinness Rekordbog som den mest magtfulde distribueret databehandling netværk i verden. Den første rekord blev opnået den 16. september 2007, hvor projektet overgået én petaflop, som aldrig var blevet opfyldt før ved ethvert net af distribueret databehandling. De kollektive indsats kun tilladt PS3 nå petaflop mærket på 23. september 2007. Til sammenligning er verdens mest magtfulde supercomputer, IBM "Roadrunner", har en kapacitet på ca. 1.105 petaflops. Det betyder, at computerkraft Foldning er omtrent den samme som Roadrunner.

Mainframes

Den April 25, 2007 IBM annoncerede det ville begynde at integrere sine mikroprocessorer med Cell Broadband Engine arkitektur i sin linje i mainframes.

Software engineering

The Cell arkitektur implementerer nye struktur såsom hukommelse sammenhæng, som IBM har modtaget flere patenter. Denne arkitektur fremhæver forholdet ydeevne per watt, prioriterer båndbredden i ventetid og fremmer maksimal beregning output på enkelhed programkode. Som et resultat, er Cell normalt betragtes som vanskelige software udviklingsmiljø. IBM leverer en komplet udviklingsplatform baseret på Linux til at hjælpe programmører til at tackle denne opgave. Den vigtigste faktor til at se, om Cell kommer til at udvikle sit potentiale præstation er tilpasningen af ​​softwaren. På trods af disse vanskeligheder undersøgelser, tyder på, at Cell excellerer i forskellige former for scientific computing.

I betragtning af arten flefleksibel Cell, er der forskellige muligheder for anvendelse af sine ressourcer, som ikke blot er begrænset til forskellige computing paradigmer.

Arbejde Køer

EPP opretholder en jobkøen, planlægning arbejdspladser i SPE'er og skærme fremskridt. Hver SPE kører en mini kerne hvis job er at hente et job, udføre den og synkronisere med PPE.

Autonome multitasking i SPE-selskaber

Kernen og planlægning er fordelt blandt de SPE-selskaber. Opgaver er synkroniseret ved hjælp af semaforer eller multitexes som det sker i konventionelle operativsystemer. Lister opgaver for udførelse i en kø venter på at køre SPE-selskabet. SPE-selskabet anvendte delt hukommelse til alle opgaver i denne konfiguration.

Processing strømme

Hver SPE kører et bestemt program. Dataene kommer fra et input stream og sendt til SPE-selskaber. Når en SPE har afsluttet behandlingen, er de, der sendes til en udgående strøm. Dette giver en fleksibel og kraftfuld behandling flow for arkitektur og planlægning udtrykkeligt tillader hver SPE separat. Andre processorer er også i stand til at udføre forarbejdning opgaver flyder, men er begrænset af den sats kerne.

Distribueret Computing

Der er et distribueret computing ansøgning i aktiv BOINC er helliget helt til forskellige former for biologiske beregninger, der kun kan afsluttet med succes af mikroprocessorer der kører parallelt.

Udvikling af open source-software

En baseret på Open Source strategi forpligtet sig til at fremskynde udviklingen af ​​en "økosystem" Cell BE og at skabe et miljø, hvor at udvikle Cell applikationer. I 2005 fremlagde IBM udviklere patches Cell muliggør støtte til optagelse i Linux-kernen. ANRD Bergmann beskrev også Cell arkitektur baseret på Linux på LinuxTag 2005.

Kan programmeres både PPE og SPE'er i C / C ++ ved hjælp af en fælles API, der giver bibliotekerne.

Terra Soft Solutions giver Yellow Dog Linux til både IBM Cell Mercury-systemer samt for PlayStation3. Terra Soft har strategisk allieret med Mercury at yde støtte pakke Cell LinuxBoard for yderligere støtte og udvikling af software-applikationer i flere andre Cell platforme, herunder IBM BladeCenter JS21 cellen QSQ20 og Mercury løsninger. Terra Soft også fastholder suite af byggeri og administration af Y-HPC klynger og gen-sekventering værktøjer Y-Bio. Y-Bio er bygget på standard Linux RPM pakkehåndtering og giver værktøjer til at hjælpe bioinformatik forskere til at udføre deres arbejde mere effektivt. IBM har udviklet en pseudo arkiver system til Linux kaldes "SPufs", som forenkler adgang til og brug af ressourcer i SPE-selskaber. IBM øjeblikket opretholder en Linux-kernen og GDB tilpasninger, mens Sony fastholder GNU værktøj kæden.

I november 2005, IBM lancerede sin hjemmeside i sættet softwareudvikling for CBE version 1.0 Software Development Kit Version 1.0), som består af en simulator og forskellige værktøjer. Development versioner nyeste kerne og værktøjer til Fedora Core 5 findes på hjemmesiden for Barcelona Supercomputing Center.

I august 2007 Mercury Computer Systems udgivet et sæt til high performance computing er beregnet til PlayStation 3 udvikling software.

Med udgivelsen af ​​version 2.6.16 af kernen 20 mar 2006 den officielle Linux-kernen ydet støtte til Cell-processor.

Forrige artikel Catalina og Sebastian
Næste artikel Carlos Lasarte